Spezifikation, Simulation und Validierung von Prozessoren

In vielen Bereichen werden Spezialanwendungen mit hohen Anspr chen an die Hardware entwickelt. Dabei ist es sinnvoll, neben der Software- und Compileroptimierung auch die Prozessoren zu optimieren. Dieses Buch tr gt dazu bei, die Entwickler bei dem Entwurf von Prozessoren zu unterst tzen. Das f r diesen Zweck entwickelte Werkzeugsystem beschreibt die visuelle dom nenspezifische Sprache ViCE-UPSLA f r den Entwurf von Prozessoren. Mittels integrierter Generatoren im Werkzeugsystem k nnen wahlweise zyklengenaue Mikroarchitektur- oder Instruktionssatzsimulatoren aus einer Spezifikation vollst ndig generiert werden. Ein weiterer Schwerpunkt dieses Buches liegt in der Validierung der Entw rfe. Die dynamischen Validierungsmethoden greifen die Konzepte aus dem modellbasierten Testen auf, indem aus der Prozessorspezifikation Testf lle f r die dynamische Validierung automatisch generiert werden. F r Entwurf und Bearbeitung der Testf lle wird eine weitere visuelle Spezifikationssprache vorgestellt. Die Sprache sowie die Methoden zur automatischen Testfallgenerierung werden in diesem Buch erl utert.