Investigación sobre métodos de enrutamiento en un escenario VLSI de baja potencia

La creciente demanda de nuevas aplicaciones y dispositivos compactos ha dado lugar al desarrollo de nuevas tecnologías en el nivel de integración. La integración a muy gran escala (VLSI) ha proporcionado la ventaja de integrar aplicaciones de gran densidad en una plataforma compacta, logrando el objetivo de obtener aplicaciones de alta gama en una sola plataforma. Con la consecución de una gran densidad de integración, también aumentan las limitaciones de potencia, velocidad y rendimiento. A medida que aumenta la densidad de transistores, también aumenta el consumo de energía. Esto supone un cuello de botella en el diseño VLSI para aplicaciones críticas. De ahí que la necesidad de reducir el consumo de energía sea un objetivo importante en el entorno de diseño VLSI. La optimización de la potencia se desarrolla a través de múltiples medios, donde los investigadores tienen un resultado con varios enfoques en el nivel de composición o de integración para reducir la disipación de energía. La utilización de la potencia de procesamiento se considera un consumo útil, sin embargo, se investigan las pérdidas de potencia debidas a las pérdidas IR y a las interferencias electromagnéticas (EMI).