Hardware optimizado para la ejecución de la exponenciación modular

El presente documento trata sobre la concepci n de arquitecturas orientadas al c lculo de la Exponenciaci n Modular, que es una operaci n aritm tica de gran importancia en entornos criptogr ficos. El objetivo del trabajo es la optimizaci n de las arquitecturas mencionadas, de modo que su desempe o sea m ximo y el consumo de hardware asociado a su implementaci n sea m nimo. Lo anterior es consecuencia de que la s ntesis de las arquitecturas propuestas se hace sobre dispositivos l gicos reconfigurables, que tienen una cantidad limitada de recursos disponibles. La metodolog a de dise o de las arquitecturas, va de lo espec fico a lo general. Empezando por la optimizaci n de los operandos m s simples y m s b sicos, para luego implementar los operandos m s complejos hasta lograr una implementaci n optimizada de la exponenciaci n modular.