Enquête sur les méthodes de routage dans un scénario VLSI à faible puissance

La demande sans cesse croissante de nouvelles applications et de dispositifs compacts a entraîné le développement de nouvelles technologies au niveau de l'intégration. L'intégration à très grande échelle (VLSI) a permis d'intégrer des applications de grande densité dans une plate-forme compacte, atteignant ainsi l'objectif d'obtenir des applications haut de gamme sur une seule plate-forme. Avec l'augmentation de la densité d'intégration, cette technologie a évolué vers la conception à l'échelle nanométrique, ce qui représente un saut significatif dans le domaine VLSI. Avec la réalisation d'une grande densité d'intégration, les contraintes de puissance, de vitesse et de débit augmentent également. Lorsque la densité de transistors augmente, la consommation d'énergie augmente également. C'est un goulot d'étranglement pour la conception VLSI des applications critiques. Par conséquent, la nécessité de réduire la consommation d'énergie est un objectif majeur dans l'environnement de conception VLSI. L'optimisation de la puissance est développée par de multiples moyens, où les chercheurs ont un résultat avec diverses approches au niveau de la composition ou de l'intégration pour réduire la dissipation de puissance. L'utilisation de la puissance de traitement est considérée comme une consommation utile, cependant, les pertes de puissance dues aux pertes IR et aux interférences électromagnétiques (EMI) sont étudiées.